Gate-gesteuerter nichtflüchtiger Speicher auf Basis von Superstrom
Kurzfassung
Vielversprechende Gate-gesteuerte supraleitende Nicht-Flüchtigkeitsspeicherelemente bieten Kryo-Betrieb, hohe Speicherdichten und niedrigen Energieverbrauch durch umschaltbare kritische Ströme mittels Gate-Spannung in nanoskaligen Kanälen.
Vorteile
- Hohe Speicherdichte & Skalierbarkeit durch nanoskalige Fertigung und CMOS-Kompatibilität
- Geringer Energieverbrauch dank supraleitender Kanäle (kein statischer Verluststrom)
- Hohe Schaltgeschwindigkeit (> 10 GHz, Erholzeit < 5 ns)
- Nicht-Flüchtigkeit bei Kryo-Temperaturen (0,001 K–80 K) und hohen Magnetfeldern (bis 10 T)
- Multi-Level-Zellen für bis zu 2 Bit/Zelle und 3D-NAND-Architektur möglich
Anwendungsbereiche
- Supraleitende Hochleistungs- und Quantenrechner
- Kryo-Kopplung von CMOS- und Supraleiterbauelementen
- Energieeffiziente Speicherlösungen in datenintensiven Kryo-Systemen
- Spezialanwendungen in Forschung (z. B. Kryo-Sensorik)
Hintergrund
Moderne Computernetze nutzen CMOS-Technologie für „volatile“ Logik und Flash-Speicher für Nicht-Flüchtigkeit. Supraleiterbasierte Rechner versprechen extrem niedrige Verlustleistung, benötigen jedoch neue Speicherarchitekturen, da klassische CMOS-Bauelemente bei Kryo-Temperaturen nicht funktionieren.
Problemstellung
Bislang existiert kein fokussiertes supraleitendes Nicht-Flüchtigkeitsspeicherelement, das die Skalierbarkeit, niedrigen Herstellungskosten und hohe Integrationsdichte von CMOS mit den Vorteilen supraleitender Schaltgeschwindigkeiten und extrem niedrigem Energieverbrauch vereint.
Lösung
Ein Gate-gesteuertes supraleitendes Speicherbauelement mit
- supraleitendem Kanal, dessen kritischer Strom durch Gate-Spannung einstellbar ist,
- Dielektrischem Gate-Layer mit zwei Speicherzuständen (geladen / ungeladen oder hoher / niedriger Widerstand),
- Nano-Constriction oder Nanodraht zur Verstärkung der Gate-Steuerwirkung.
Photorealistische Schnittdarstellung einer gate-gesteuerten, supraleitenden nichtflüchtigen Speicherzelle für den Betrieb bei kryogenen Temperaturen (~4 K). Der zentrale NbN-Nanodraht (10 nm) verbindet zwei supraleitende Source-/Drain-Kontakte auf einem Saphir-Substrat. Umhüllt wird die Constriction von einem 3 nm dünnen Al₂O₃-Charge-Trap-Dielektrikum und einer umlaufenden TiN-Gateelektrode. Zwei Speicherzustände werden visualisiert: (A) „Aus“ mit reduziertem kritischem Strom, (B) „Ein“ mit erhöhter Cooperpaar-Dichte – erkennbar am leuchtenden blauen Schimmer. Diagramm-Inset zeigt die Abhängigkeit von Ic(VG) bei geladener bzw. ungeladener Dielektrikumsfalle. (HJ Eisler)
Publikationen und Verweise
- R. Ruf et al., A Gate-Controlled Supercurrent-Based Non-Volatile Memory Device, PCT/EP2025/056297.
- US 10 236 433 B1; US 11 165 429 B2; WO 2025/034194 A2 (Stand der Technik)